PG电子官方网站由芯师爷主办的“2023硬核芯”评比运动炎热举办中，现以“云展览”的格式为您全方位揭示中国芯产物及企业。

　　灿芯半导体深耕高精度12/14/16 bit SAR ADC及高速(>

　　150M) PIPELINE ADC，为工业级高精度使用供给了更充足的拔取。基于SAR ADC技巧的定造芯片可广大使用于工业限造、能源及AIoT等界限。

　　灿芯半导体深耕高精度12/14/16 bit SAR ADC及高速(>

　　150M) PIPELINE ADC，为工业级高精度使用供给了更充足的拔取。基于SAR ADC技巧的定造芯片可广大使用于工业限造、能源及AIoT等界限。此中高精度16位逐次挨近型（16bit SAR）ADC的首个测试芯片已基于55nm工艺流片告成，并实现EVB测试，可供给给客户举办评估。该IP采样率为1MHz, ENOB（有用位）可达14bit，凡是情形下其DNL（微分线LSB之间，INL（积分线LSB之间PG电子，其楷模功耗是4.25mA，职能目标处于国内当先水准设计。

　　公司基于55nm SAR ADC技巧为客户拓荒的定造芯片，采用低功耗计划及加密和低引脚数DFT计划，接口 ESD 深化，累计出货已超万万颗，成为公司新的生意拉长点PG电子。

　　灿芯半导体的ADC IP计划团队重点成员来自于模仿PG电子、后端及封装测试等部分，具有西安交通大学、东南大学等著名院校的指导靠山，有着15年以上充足的工研发和项目解决体会，为项主意告成打下了夯实的底子。

　　正在计划阶段，采用了异步冗余架构，从而使的ADC的事业频率抵达25Msps；通过安排及压缩模仿模块的地位设计，利用高密度单位进步了芯片使用率，进而低重了本钱，而且通过限造门控单位及低功耗单位的利用以低重功耗。

　　正在封装阶段，团队成员通过危急评估、优化计划，进而低重封装本钱、低重危急、进步封装良率。

　　正在测试阶段，项目成员团结一心，处置了vbg测试不牢固、ADC的ATE测试良率、输入clock惹起的DFT测试良率等多个ATE测试题目，进而保险产物丈量的精确性、牢固性，确保了产物的职能和质料可能更好地知足客户需求。

　　灿芯半导体ADC IP研发团队深耕高精度12/14/16 bit SAR ADC及高速(>

　　150M) PIPELINE ADC研发设计，为工业级高精度使用供给了更充足的拔取。基于SAR ADC技巧的定造芯片可广大使用于工业限造、能源及AIoT等界限。此中高精度16位逐次挨近型（16bit SAR）ADC的首个测试芯片已基于55nm工艺流片告成，并实现EVB测试，可供给给客户举办评估。该IP采样率为1MHz, ENOB（有用位）可达14bit，凡是情形下其DNL（微分线LSB之间，INL（积分线LSB之间，其楷模功耗是4.25mA，职能目标处于国内当先水准。

　　公司基于55nm SAR ADC技巧为客户拓荒的定造芯片，采用低功耗计划及加密和低引脚数DFT计划设计，接口 ESD 深化设计，累计出货已超万万颗设计，成为公司新的生意拉长点。PG电子灿芯半导体：供给从芯片架构打算到芯片造品的一站式供职设计